剖开芯片，了解IBMChiplet设计和下一代工艺

和安全性。

例如，L1 磁盘却是相对于之下较大（三维最近 40KB 到 45KB），因此我们忽视它意味著则会从这两项的 32KB 减较高到 48KB。L2 磁盘却是已从 1.25MB 上升到 2MB。L2 磁盘的这种推移却是也将特别注意到在明年几天后发售的摩托罗拉 Raptor Lake 之中。

摩托罗拉意味著或许简化了是从预报直觉，尽管数据流厚度却是（以外）并不相同。这种结构上基本上是每数代管理模式的频繁修改点。加载和存储数据流却是也更为大，因此可以期待更为好的Linux孙子系统设计者。乱序范围内和是从预报短剧彼此之间的范围内有几个块外表比以前大。FPU 设计者外表几乎并不相同，而AVX512基于可执行的各种的软件指标却是相对于之下未推移。FP 和 INT reg 文档却是也未来得大，因此我们预估参考资料厚度不则会大幅减较高。

仍要，有一些块的结构设计经过再度设计者，之外 SRAM 摆放以在竖直斜向而不是总体斜向征用更为多室内空间。我们将所需第一方管理模式争论以及来自网站的系统地裹基准测试，例如薯条和奶酪真正并不知道愈演愈烈了什么推移。

范围内比起是真的开始变得有争议的大都。

都是由，整个管理模式的总辖区减缓了共约 25.17%（运动速度减少了 1.34 倍）。由于几个主因，各个偏移量的相对于之下裹缩率多种不同。一是两个Linux彼此之间普遍存在相比的管理模式推移，因此总辖区的比起不是反之亦然比起。另一个主因是 SRAM 和直觉的挤压存量不相等，所以即使结构上并不相同，我们也则会根据块的都由想得到多种不同的裹缩倍数。所以我们必须根据来自 Nvidia 大泄密的规格和演示来估计 Nvidia 的新数代 Lovelace 管理模式的ROM厚度时，将对此顺利进行更为详细的争论。

纯生产工艺最与管理模式无关的比起是Intel 4 和Intel 7 上 256 KB 的二级磁盘彼此之间的厚度顶多异。我们的讯息说明辖区减缓了 26.5%（运动速度减少了 1.36 倍）。构建的加大与摩托罗拉坚称的高运动速度 SRAM 短剧极其相似，尽管所需特别注意的是 L2 磁盘意味著运用做更为高安全性的 SRAM 短剧并都有一些直觉，例如辅助电阻。单个孙子短剧辖区减缓最多的是 INT Reg 文档，比起 40%（运动速度减少了 1.65 倍），因此我们将其设为构建生产工艺运动速度减少的时限。这远极较高坚称的 2 倍挤压。

我们可以用做运动速度比起的算出tile上的另一个主要结构上是 E 氢。左边是来自 Alder Lake 的 Gracemont，右面是来自 Meteor Lake 的 Crestmont。从管理模式上看，除了 L2 磁盘今日外表是 3MB 而不是 2MB 之外，从这个比起之中无法得出什么得出结论。有意思，一些泄密说明 Raptor Lake 在 E 管理模式上移出动到了 4MB L2，这将使 Meteor Lake 的 3MB 西北面一个寻常的之中间地带。Raptor Lake的细微尚不曾想得到得出结论。

Crestmont 在视觉上却是未对管理模式顺利进行重大管理模式更为改。辖区减缓共约 34%（运动速度减少 1.52 倍）大力支持了这一时说法。包涵 L2 磁盘主要由 SRAM 都由，因此该块的挤压较小。整个 E 管理模式簇的辖区减缓了共约 29%（运动速度减少了 1.4 倍）。不具 L2 磁盘的 Golden Cove 比未包涵 L2 的 Gracemont 大共约 4.48 倍。随着 Meteor Lake，这两个管理模式彼此之间的厚度顶多异越来越大。Redwood Cove 比 Crestmont 大共约 5.1 倍。摩托罗拉的 E 管理模式军事极其适合远超过限度地减少每单位锗辖区的安全性。

CPU 算出块只是 Meteor Lake 之中总锗片的一小大多。只有 CPU tile座落在 Intel 4 积体电阻路由上。典范上图块被忽视是运用做intel 7 路由的较高生产成本和 Foveros 。鉴于摩托罗拉在 Foveros 上对其顺利进行了知名品牌提倡，该典范 tile 某种程度是活动的，但却是摩托罗拉早就让以外典范 tile 西北面反之亦然平衡状态，因为有源要素却是座落在其他小ROM上。我们可以均等给此上图块的唯一功能性却是是输电和直达各种小ROM。该ROM上远超过的ROM是“SOC”块。

我们坚信 SOC tile是现有 CPU ROM和 PCH 上的 IP 的组合。运用做 Meteor Lake，未 PCH/ROM组。在此之前，PCH 建立在 14nm 生产工艺路由上，作为减缓额外 IP 生产成本的一种手段。Alder Lake PDA上的 PCH 为 54mm 2并都有 IP，例如更为多 PCIe 管道所需的 IO、USB 端口、SATA、摩托罗拉管理变速箱和 Wi-Fi 所需的进制直觉。我们坚信所有这些也将都有在 SOC tile之中。此外，在此之前 CPU 上还有许多其他直觉可以移出到那里。Alder Lake P 左边的整个非管理模式范围内（TB4、说明 PHY、PCIe PHY、进制控制直觉、三维处理短剧、GNA AI 对撞机、系统设计者代理和Linux模组）征用 55.9 平方毫米。该 IP 的以外将移出至 SOC 块，大多 IP 将移出至 10mm² IO 块。

总的来时说，我们坚信这是14nm的 54mm 2和共约 40mm 2的非管理模式intel 7 锗片将被建构到 SOC ROM之中。ROM组上则会有一些冗余范围内，但受限于摩托罗拉意味著则会弱化其之中一些 IP 块。所有这些 IP 都极其适合 SOC 块的测存量值 ~94.9 mm 2 ，即使它座落在稍旧的路由上。我们坚信摩托罗拉将在这里再次运用做 14nm 或 16nm 级路由，但有谣传称他们意味著则会在此块上运用做惠普 N6 路由。

对于 10mm² IO tile，我们传来了关于 Uncore IP 座落在此处的相互分歧的传闻。一些业内人士建议将 Thunderbolt 4 和说明变速箱移出至此处，而其他人则建议将Linux模组座落此处。这两种可选择都是意味著的。4x Thunderbolt 端口，说明变速箱在 Alder Lake P 上共约为 20mm 2。Alder Lake P 大力支持 DDR4、DDR5、LPDD4x 和 LPDDR5，并运用做 16.7mm²，其之中 I/O PHY + 互联分为共约 6.8mm² 和9.9mm²对于Linux模组。

这些 IP 块之中的任何一个都可以亲密地安装在 10mm² I/O 块之中，但高效率的填充祚着减少了 IO 运动速度，并且更为 IP 优化的生产工艺路由可以补救这个缺陷。此外，摩托罗拉意味著则会中止对 DDR4 和 LPDDR4x 的大力支持，这意味著则会节省一些室内空间。Alder Lake M 有 2 个 Thunderbolt 端口，而 Alder Lake P（实测）有 4 个。摩托罗拉可以在 Meteor Lake M 上留存 2 个 Thunderbolt 端口，并在 Meteor Lake P 上减缓到 2 个 Thunderbolt 端口。有谣传时说 IO tile 运用做了惠普生产工艺路由，但我们还不来得已确定那个假新闻。惠普运用做存量特别注意到如此大幅上升感匪夷所思，但这是意味著的。

至于 GPU，摩托罗拉声称 Meteor Lake 将包括从 96EU 到 192EU 的上图形。我们忽视已经简介的Meteor Lake之外 64EU 或 96EU。GPU 驱动程序字符却是说明有效地配置是 64EU、128EU 和 192EU，而摩托罗拉预览说明 96EU 和 192EU。更为多关于摩托罗拉如何构建 192EU 的讯息。在 Alder Lake 上，96EU 和 2 个媒体变速箱在 Intel 7 路由上将近是 42.5mm 2 。随着摩托罗拉 DG2 Alchemist GPU 之中特别注意到的各种管理模式更为改（例如 AV1 编码大力支持、可执行磁盘从 48KB 减较高到 96KB、向存量codice_文档从 28KB 减较高到 32KB、整型专供缺陷端口），该范围内意味著则会上升更为多和整数 ALU、RT 接口和 1024 位行列式变速箱。

在此之后，这却是是一项艰巨的任务，但 SemiAnalysis 可以确认摩托罗拉早就将惠普的 N3B 路由用做 Meteor Lake GPU 块。通过这种挤压，64/96EU 可以安装在 ~23mm 2上。与惠普的 N5 相对于，N3B 的厚度加大了很多，惠普的 N5 已经比intel 7 集中得多。有些人意味著则会质疑为什么惠普则会将其最高效率路由的DRAM均等给摩托罗拉，但这是有道理的。我们还系统地了该最终以及摩托罗拉上周将在惠普制做的典范 IP。

这是一个时说明上图，时说明了摩托罗拉可以做些什么来使 GPU 特别是在大于 Foveros 之中介层允许的厚度。正如我们在高级填充的系统地之中所解读的那样，Foveros Omni 将允许对填充顺利进行叶状和其他弱化，与此相关额定功率传输和设计者弹性不足之处。这将是与常规 Foveros 多种不同的填充手段上，常规 Foveros 是DRAM上的ROM手段上。对于 Foveros Omni，这种手段上却是是不意味著的。摩托罗拉在此之后曾声称，Foveros Omni 将于 2023 年交付使用。此外，他们还声称这是一款IP移出动其产品。

就 Meteor Lake 的发售而言，这是有道理的。Meteor Lake 基本将于 2022 年开始生产，但这未必反之亦然所有变体。OEM 的同事告诉我们，他们首先则会授予 GPU 安全性很较高的移出动 CPU，但明年几天后将则会有更为高 GPU 安全性的移出动 CPU。我们将在仅限订阅者的大多更为多地争论 Meteor Lake 的发售和峭壁。

借助 Foveros Omni，摩托罗拉可以设计者不具更为多执行短剧的更为大 GPU，并将其填充在同一个 Meteor Lake P 填充之中。该 GPU 将不具铜柱，可反之亦然从基板和成型提输电力系统，以借助结构上一致性。这种高效率的填充作法使摩托罗拉必须在有内涵的大都销售更为小、更为廉价的 GPU，但当他们想要构建到更为高的安全性总体时，不必再度设计者那么多的ROM。这将所需再度设计者填充生产工艺手段上、GPU 块和基板，但这比再度设计者一切的替代建议书廉价得多。Foveros Omni 也意味著是一种构建 CPU 管理模式数存量的作法，但我们还未听时说过摩托罗拉计划如何构建到 2P 管理模式和 8E 管理模式之外的任何通告。我们或许并不知道摩托罗拉计划在移出动设备和台式机上减较高Linux数存量。

我们从摩托罗拉的 VisiON 事件之中猎取的仍要一条讯息与 Meteor Lake 的最终填充有关。我们拍出了Meteor Lake底部的截图。我们则会为您完好截上图，如果它们很无聊，但我们可以从之中搜罗到的细微很无聊。

首先，M Type 4 填充对于 Meteor Lake 来时说要小得多。这意味著是因为摩托罗拉早就通过这种设计者追求更为小的外形厚度。过去，摩托罗拉曾声称 Meteor Lake 将从 5W 一路缩减到至 125W。在此之前，Alder Lake 坚称在 Type 4 填充之中可以加大到 9W，但我们还未看到任何采用这种配置的设备。

除了加大 X 和 Y 厚度之外，我们忽视摩托罗拉还极其侧重转换 Z 厚度。由于这种高运动速度填充设计者，最终可以在 x86 管理模式上构建 5W 到 10W 级的柔顺和高安全性设备。与 Alder Lake M 相对于，Meteor Lake M 填充的焊盘数存量要多得多。虽然这意味著是由于更为多的 IO 和留存/不曾运用做，但这未必是唯一的解读。

我们在Angstronomics的同事向我们解读时说，更为裹和更为集中的填充所需更为多的焊盘，因为它们建构设备和电源的室内空间更为小，这反之亦然更为多的专供焊盘可以为ROM的每个特定范围内输电。更为亲密的凸块宽度也反之亦然更为小的焊盘，其倍数更为小，每个焊盘的额定功率传输能力更为较高，因此所需更为多的焊盘。

总的来时说，Meteor Lake 是一个无聊的建筑设计和设计者。它开端摩托罗拉的许多首开，之外大批存量 Foveros（总有一天，Lakefield 和 Ponte Veccio 即使如此在内）、运用做intel 4 生产工艺路由的 EUV 以及惠普 N3B 生产工艺路由的构建。它开端摩托罗拉系统设计者管理模式的完同类型再度设计者，这将在不曾来的管理模式（如 Arrow Lake）之中想得到凸祚。正如我们与 GPU 争论的那样，chiplet tile 管理模式借助摩托罗拉完同类型独立国家地验证和开发单独的 IP，甚至根据其产品定位和日前切换 IP。

Meteor Lake 归纳之中最具革命性或意味著感失望的不足之处是，与 Intel 7 相对于，Intel 4 却是只减缓了仅仅 40% 的辖区（运动速度减少了 1.67 倍）。而 SRAM、直觉和演示常常以极其多种不同的速度加大跨进程路由，即使是我们可以识别为并不相同的小于孙子短剧却是也远远极较高传统的同类型路由理论纹理。正如我们在此之后所简介的，像 256KB L2 SRAM Block 这样的 SRAM 重 IP 却是只减缓了 26.5% 的辖区（1.36 倍的运动速度进一步减少）。

根据 Intel提交给 VLSI 的论文，Intel 4 不具 50nm 栅极宽度、30nm 脂片宽度、40nm 小于磁性宽度、16 个磁性层、很较高层的弱化铜以减缓铁路线电阻，以及 8 个 VT 选项 (4N+4P)。高运动速度 SRAM 短剧厚度今日在 Intel 4 上为 0.024um 2，在 TSMC N5 上为 0.021um 2 ，在 Intel 7 上为 0.0312um 2。即使根据 SRAM 运动速度，Intel 仍落后于 TSMC 已为 2.5 年历史的 N5 生产工艺关键技术到官方时说法。摩托罗拉仅在其高运动速度 SRAM 短剧上构建了 23.08% 的辖区减缓（运动速度减少了 1.3 倍）。

SRAM 纹理的缺陷也不独立国家于摩托罗拉。SRAM 构建性顶多的一个时说明例孙子是惠普的 N5 生产工艺关键技术。TSMC 引用 SRAM 纹理百分比为 1.35 倍，而纯直觉为 1.8 倍。SRAM 纹理的土崩瓦解对餐饮业祚现出了悲惨的不良影响。尽管摩托罗拉 4 却是并未完同类型加大虚幻当今的运动速度，但它依然遥遥领先惠普和iPad从 N7 到 N5的 1.49倍，以及惠普和英伟达从 N7 到 N5 的 1.5 倍。因此，摩托罗拉加大却是或许是 SRAM 构建缺陷正则表达式之中的同类型路由构建。摩托罗拉 4 生产工艺路由旧名的旧名外表寻常，尽管惠普 N5 的高运动速度 SRAM 实际上比摩托罗拉 4 的运动速度减少了 1.14 倍。

来源：段落由积体电路餐饮业观察（ID：icbank）编译自semiysis，总有一天。

。

脉血康胶囊能治跌打损伤吗
什么药材是芳香中药
大人止泻最快的办法
反酸烧心可以吃金奥康奥美拉唑吗
拉肚子吃什么管用
先诺欣的作用与功效
先诺欣
佐米曲普坦片的服用方法
藿香正气口服液和藿香正气水怎么选择
手术祛痘